Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Internetseiten nicht korrekt angezeigt werden. Du solltest ein Update durchführen oder einen alternativen Browser verwenden.
AMDRED BIOS EDITOR und MorePowerTool - BIOS-Einträge anpassen, optimieren und noch stabiler übertakten | Navi unlimited
You mean by copy-pasting sections from behind the legacy/gop images? I only know about the signature block, but i know there are more sections. Not sure if i could help, but i tell you what i know, no problem. Please don't give me more work, i need to update MCT and then RDNA3 is coming and MPT, well it works fine, buit i feel i should rewrite the whole thing some time.. a whatever, shoot..
From before the block, from after the block
Each section has their 256byte hash
AMD was sneaky placing both GOPs inside a blob which controls deviceID, names, memory timings
All interesting stuff in one section
But I can transplant and move 70% of the BIOS back and forth , and bypass boot verification checks
Just have no list of "offset XYZ = section for ABC"
Soo its bit trial and error and a lot of comparing between ROMs what really changed
Funny finding is
6800XT runs 1600Gbytes/s L$
6900-6950 are limited to 1200Gbytes/s
The difference between 2000 FCLK and 2200 FCLK is about 40gb/s & 200p in TimeSpy
Its a big bump in internal cache speed, that was dropped on higher SKU
Also voltage limits apply per SKU.
If I have a bit more information of known findings, it will speed up , but tl;dr now it works
Sign'ing without private key is not really an option
But it might not come to it
Still looking for newer vbflash than 3.31
wtf really?? re-branding / flashing could be a new reality for amd 6k cards? so all the time wasn't wasted and you finally made the progress you were after for such a long time now, wonderful congrats!!
RDNA 1, is a blacklist method
RDNA 2/3 is a whitelist method
Both are on boot verify checks. You probably have no signatures issues with coreboot. GOP & PSP plays a role
I wait for AMDs move first. RDNA3 is tempting
Strongly am in need of a new vbflash & some older VBIOSes tho. It's more complicated than for RTX 2/3/4 series
Also no, i work every day on Navi (make it 26/30 days).
Just waiting a bit for launch. Nothing ever is a waste.
This here was an accident by fooling around for something else.
Only wasted time was, not meeting X3D unlock promise ~ as full resources went into Navi and Zen4 came around (bit early)
Also full resources go into Curvatures and Partner Projects
I think main goal should be, seeing which cards have remain RT cores on-die & where that section is
Navi 21 SKU feels artificial anyways.
Idk how he can help, since we were both using the same Rusanov's driver wrapper, which in itself based on a WinRing0.
As for the progress, I haven't yet decided whether or not to start, mainly depending on how things with the zen4 and rdna3 availability goes.
PS: btw, looking at the SMU driver interface sources (amdgpu), it seems gfx11 will utilize RTAVFS (run-time) for the adaptive part of the APCC (basically in line with a recent Naffziger's interview, where he mentioned redesigned power management circuits for the rdna3). I saw many references there to some publicly available amd info covering advances in AVFS design , eg implicitly noted CPO data in headers, presumably CPOs having replica paths for both GCD and MCDs, as well as common "proportional integral" for all.
And it seems CPO output count is in linear relation with the ripple counter input, followed by the linear regression using multiplier and offset values obtained from fuses or btc ( "adjusted freq. count" = m*X + b, where X is measured freq.)
The CPOs themselves seem to be grouped in "zones" (0-4), whose designation isn't clear for me yet.
Ich habe geschrieben: "Ich" mag sie nicht. "von meiner Sichtweise" aus Problematisch
Daten habe ich keine hochgeladen, aber werde strongarmed & über meine "sich gebildete" Meinung beurteilt.
Abenteuerlich.
Innocent till proofen otherwise ~ ist in den letzten Tagen wohl nicht so die Alltagsnorm.
Ich habe meinen LD4-takt passend gemacht zu ner sinnvollen Spannungstufe. (genaue Settings siehe Post#2.568)
Innocent till proofen otherwise kannn daher net für mich gelten (nach m.E. gibts Du Dir nur net genug Mühe das normale pw linear zu verstehen)
Damit genug OT von mir!
Ihr dürft Euch jetzt wieder ungestört über das neue ppw unterhalten.
Ich bin mit dem PW_Linear Thema seit ~etwa 2 Monaten durch & seit 1nem Monat zwischen SKUs als Grundlage für PP_PW-Quadratic. Timestamps mache ich dir gerne sobald es weniger release stress gibt.
EDIT: Nvm, damit das Thema beendet ist & ich meine Ruhe habe
Meine entgültige Auffassung davon in Profil V10.2 (seit V8ish).
Eigentlich liege ich falsch ~ seit V5 schon , aber ehmalig war sie nicht gut genug
Den Zeitpunkt, wo ich A, B, C durch fehlerhaft Beobachtung, falsch implentiert hatte.
Improved from 23k @ TDC limit on 2719 strap (1043mV) ~ to current 23k @ 2419 ~ 986mV
Further shaping FIT SOC_CLK throttle & balancing between different LkgID
(Thermal strain optimization, yes the thing you blame "my bad" card for. Have you ever asked why i let it run hot or sometimes without fans ?)
Most of the recent research, which went public
The time Yuri got UPP from me, and i was asked for RX Support & valued for my research experience
Time where MPT got "forced" to integrate the toggle soo actually everyone can use PW_Linear & i had to strain my friends trust on a topic that shouldn't be public yet, about PP-PW_Quadratic
And generally further close community research.
About the time i/we fully stopped with linear curve
V10+ will be in Hydra "monster profile" as a gift.
Potentially more things, if i make it in time & for more SKUs than Navi 21
Don't think just because i'm silent for recent months;
That i don't work 24/7 on "something".
Manche sind private Bekannte, andere Arbeits-, Research fokusierte Felder.
Aber der Schreibstil dürfte Grundsätzlich ähnlich sein.
Bitte necke jemanden anderen.
Es gibt für mich keinen Grund noch weitere Zeit in einem ~4 Monate alten Thema zu stecken. EDIT2:
Die Abweichung des Zeitraumes, liegt darran dass das eine "Globaler Research" und das andere "für meine Karte" ist.
PW-Linear ist sehr LgkID (Card silicon leakage) abhängig.
Es bringt sehr wenig ein universalles Lösemittel, welches nur halbherzig angepasst wurde (damit es auf mehreren Karten läuft) vorzustellen.
PP-PW_Quadratic beachtet diese Spannungsskallierung im Kern,
Aber du richtest dich auf "die Schnelligkeit des Frequenzanstiegs" (Mhz step increase deviance & amount) zwischen fokusierten Spannungsfeldern.
LeakageID wird für eine Karte mehr, für die andere weniger Frequenz erlauben.
Aber ungleich der normalen PW-Linear, musst du nicht "hoffen" die korrekte Spannung für X Frequency zu finden.
Den bei der PP-PW Quadratic werden Spannungsziele angesetzt und je nach Curve "länge" bzw schärfe,
~ entscheidet der Treiber welche Frequenz anliegen darf und ob in 12.5Mhz steps oder sogar 25mhz steps pro 100mV.
Dieser Unterschied, den modifizierst du und halt den skallierungs "Faktor" (Freq ramp-up speed)
Und sie ist... nun ja,"nicht linear" sondern gewölbt und Silizium-Eigenschaften angepasst.
Hier ein unfertiges (leicht hässliches) Beispiel, von einer Person welche sich mit Datenbanken schwertut:
Timespy Stresstest im Loop, in 25Mhz Stepping sprüngen;
Bei beiden Kurve-Arten, liegt ein kleiner droop Anfangs an & ebenso eine schärfere Kurve bishin zu 950mV.
Worin diese für die Highs dann abflacht um die FIT limits (von 1.148ish SVI2.0) nicht zu errreichen.
Würde sie diese erreichen throttlet/driver Capt es bzw FIT hardcrasht
"Mein LeakageID" cappte mir bei ~2542Mhz schon die 1.2v. Nahe bzw unter 1v je nach heavy-load ~ 200mV Reduction im groben ist schon was feines.
Aber es geht besser. Es verschwendet noch etwa 32mV in den lows. Gehe tiefer aber stuttert bei clock-wechselnden Szenen. Problematisch für ein universales Profil
Edit ebenso der Freundlichkeits halber.
Ich bin mit dem PW_Linear Thema seit ~etwa 2 Monaten durch ...
Meine entgültige Auffassung davon in Profil V10.2 (seit V8ish). Eigentlich liege ich falsch ~ seit V5 schon , aber ehmalig war sie nicht gut genug
Anhang anzeigen 20641
oder
ist es nur ne 6800XT Curve: ... würde dann besser passen, aber nur bis LD4, ... oberhalb evtl. mit 300...350Wtgp instabil für schlechte Chips
(wären z.Bsp. bei 2700Mhz dann eff. 0,98675V)
Kann übrigens Jeder dank redF selbst ausprobieren: die xls als zip (der Post von redF dürfte schon 1 Jahr her sein, finde ich auf die Schnelle net, anbei ne Kopie der xls von mir)
Damit man vor der Eingabe im MPT mal sieht, was man sich so ausgedacht hat.
Ist sicherlich ein Dreher!?
sollte vermutlich 12,5...25mV für 100MHz, .... im mittleren Bereich sein
Obenrum wirds eeh individuell nach Chipgüte.
btw.
Die quadratic Curve von edit2 sieht schon gut aus, würde man auch bei ner 6800nonXT ungefähr so haben "wollen". (weiss net obs Zufall ist, aber die eff.1,0156V@2500MHz matchen gerade das Plateau der 6800nonXT@default 1,025V)
oder
ist es nur ne 6800XT Curve: ... würde dann besser passen, aber nur bis LD4, ... oberhalb evtl. mit 300...350Wtgp instabil für schlechte Chips
(wären z.Bsp. bei 2700Mhz dann eff. 0,98675V)
Zufall
Ich müsste eigentlich 6800XT Kurven perfekt nachstellen können bzw neubauen können ~ dank dem Rebrand
Den der Voltage lock trifft ebenso darauf zu.
Aber ich kann gerade nicht.
Yuri setzt die Messlatte sehr hoch mit seinem Profil auf Stock.
Ich denke auch nicht dass es fair gegenüber ihn ist, wenn ich nun seine Arbeit anzweifel und 6800XT curves beginne rauszubringen.
Obwohl für alle gearbeitet wird.
Und der L$ Throttle stört mich ebenso. 6800XTs sind eigenartig. Navi 21 ist Bandwidth limited. Navi 22 ist Buswidth limited.
67(50)'s sind weder Spannungslimitiert noch Clock limitiert. Die Entscheidung einer künstlich schlechteren 6900XTX verstehe ich noch nicht ganz.
Warscheinlich ein Experiment um Compute Cut + OC, vs Bigger Shader aber niedriger getacktet // rauszufinden.
Compute Cut + Freq push & dennoch Effizienter.
Naja wir schauen mal. Etwas unter Zeitdruck momentan
Figured it out. It seems PWLD-model curve is divided into 5 zones and there are 6 VF points making their boundaries.
PP_table is split into SKU_Table and Board_Table.
I can only guess the exact "A" meaning (choose from advanced, algorythmic, adaptive, whatever )) ), but PCC stands for "processor clocking control", the logic one level above AVFS, basically where the frequency (FID) is choosen according to the currently running task and conditions, either from lookup tables or algorythmically. Not sure though, if it's fully implemented in FW or some HW involved.
Never delved deep into GPU pm, so just learning at the moment ))
I can only guess the exact "A" meaning (choose from advanced, algorythmic, adaptive, whatever )) ), but PCC I think stands for "processor clocking control", the logic one level above AVFS, basically where the frequency (FID) is choosen according to the currently running task and conditions, either from lookup tables or algorythmically. Not sure though, if it's fully implemented in FW or some HW involved.
Never delved deep into GPU pm, so I'am just learning at the moment ))
And it seems CPO output count is in linear relation with the ripple counter input, followed by the linear regression using multiplier and offset values obtained from fuses or btc ( "adjusted freq. count" = m*X + b, where X is measured freq.)
I've read and seen the "time constant" degrade adjuster for Navi3x
And played with the guardbands last two weeks a bit
It's interesting but i am not sure how to isolate APCC/APCC_PLUS featureset
They appear to do nothing, but maybe because i don't run strong guardbands at all.
6800XT depends on them with PW-Linear
While other cards do not default to have APCC running
I don't know what it has to do with "ageing tracker"...
AFAIK the initial operating frequency is chosen either from the VFT lookup table or algorithmically (from min/max for example) and APPC could very likely mean the latter.
As for "m" and "b", I believe AMD uses them wherever linear regression is needed.
Eg I referred to m and b, used in a multiply-accumulate circuit in CPO block acting like a EDC throttler in Zen2/3, calculating average (or minimal - depending on mode selected) output frequency from a bunch of CPO circuits and ripple counters (where each has its own "m" and "b" btw )) to adjust F-target selected by the SMU
Du musst schon überlegen wo der 2. Wert herkommt!
Das ist die Voltage, die man im MPT bei LD eingibt.
125mV waren es bei dem Bsp. in Post# 2.628 zur 6800xt (zzgl. der Annahme das die minGFX@default 881mV steht)
Das Problem mit Dir liegt vermutlich darin, das Du ständig alle möglichen different Settings postest und gar net merkst, worüber gerade
exactly geredet wird.
Ooor
