Schmorende Header an NVIDIAs GeForce RTX 4090 - Neue Erkenntnisse, Messungen und (un)bekannte Ursachen zum 12VHPWR und 12V-2x6 Problem

Also doch oft ein DAU Fehler, hab's immer gesagt. :D
 
Doch, zum Teil schon, kenne da auch 1-2 Fälle.
Hochgepuscht das Thema, jetzt hört man kaum mehr etwas davon.
 
Wieso kommt der Verdacht auf, dass Du weder das Video gesehen, noch den Artikel gelesen hast?

Ist mein Eindruck von Dir eventuell die Ursache dieser Vermutung?
 
zu den Pos. Toleranzen von ⌀0,2 darf der Pin schon mehr wie 0,07mm abweichen weil du betrachstet X und Y gleichzeitig aber wenn es nur eine Achse betrifft sind es radial schon 0,1mm. Grundsätzlich muss isch die Achse in dem Kreis von 0,2mm Durchmesser befinden
Anhang anzeigen 28791

Warum sie zu ABC toleriert haben wird den Hintergrund haben das sie damit die Einstecktiefe mit sicherstellen wollen (ob das so Sinn macht ist einer anderes Thema)

die Rechtwinkligkeit der Pins sehe ich nciht so kritisch an im Rahmen der Toleranzen da die sich durch die Form anlegen

Flächenform kann man reinbringen aber mit welcher Toleranz weil man will ja nicht 50% Ausschuss produzieren und ich finde die Toleranzangeben schon mutig für die Herstellungsverfahren die sie gewählt haben.

Kantenbruch wird meist allgemeint über Zeichnungsrahmen oder Werksnorm definiert müsstet ihr mal in den Zeichnungen schauen ob das was vermerkt wurde


und ob das Stecker jetzt gut oder schlecht designt wurde können wir nicht beurteilen weil wir das Lastenheft nach dem gearbeitet wurde nicht kennen
Grundsätzlich richtig, aber du musst davon ausgehen, dass du beide Achsen abweichend hast. Also ist max. Abweichung 0,07 mm.

Wenn x=0, dann darf y=0,1 sein, aber dieser Fall ist nicht die Norm.

Der Bezug zu ABC ohne Durchmesserzeichen hat die dritte Dimension nicht inkludiert. Somit wird C (Z-Achse) nicht berücksichtigt. Bedeutet C ist nur zur Ausrichtung der Form und Lage zu berücksichtigen. Messausrichtung!

Die Pin-Länge (Einstecktiefe) ist in der Norm gesondert toleriert. Würde man jetzt noch eine Pos. Toleranz inklusive der Pin-Länge (Durchmesser zu ABC) auf die Zeichnung bringen, wäre das eine statische Überbestimmung.

Die Rechtwinkligkeit mag im ersten Moment unnötig erscheinen, ist aber in dem Fall wichtig. Bezüglich Flächenform bin ich bei dir, das würde zu erhöhtem Aufwand gegebenenfalls mehr Ausschuss führen. Betrachten man das Design des Steckers und macht eine D-FMEA würde es an der Stelle rot aufleuchten! Immerhin sind diese vier Flächen der Pins Funktionsrelevant. Mit der jetzigen Erkenntnis sollte man sich bei der PCI SiG nochmals hinsetzen und das Design hinterfragen. Für mich ist der Stecker am Rande der Herstellbarkeit und hat keine Reserven in Bezug auf die Funktion sowie die Herstellbarkeit an sich. Die nachträgliche Anpassung zeigt im Grunde die pure Verzweiflung in Form von Raumfahrttoleranzen. Ich möchte kein Steckerhersteller sein!

Der Irrsinn kommt immer dann, wenn man kein robustes Design hat…

Ich möchte jetzt keine Vortrag über Form und Lagetoleranzen halten. Das muss ich schon im täglichen Arbeitsleben machen. Aber schön, dass du meine Sprache sprichst…

Wenn ich jetzt noch sagen würde, der Stecker soll auf diverse Maße Prozessfähig mit Cpk >1,67 hergestellt werden, dann gute Nacht um 6

0,64 +/- 0,02 bedeutet dann, man hat nur noch 1/3 der Gesamttoleranz… (6 Sigma lässt grüßen) die CAQ Auswertung will ich sehen… auch in Bezug auf die Position 0,2 wäre das sicher interessant… wobei die Toleranz einseitig begrenzt ist, somit gilt 3 Sigma
 
Alles schon gesehen, alles schon gelesen. ´Dein Eindruck ist mir relativ egal.
Ich kenne die Hintergründe einiger Reddit posts und anderer Foren zum Thema "Schmorende 12VHPWR Steckverbinder", da ist ordentlich gepuscht worden.
 
Ausgerechnet von Asus sind die Header so schlecht.
Jetzt ist mir natürlich sehr mulmig mit meiner Asus TUF RTX4090 die mit dem Bios bis zu 600Watt einstellbar ist.
Ist das Tauschen vom Header denn möglich? Und wo bekommt man so tolle Header wie die von Krisfix her?
Hab zwar noch keine Ungewöhnlichkeiten feststellen können, aber wenn das so zu tauschen ginge wäre es eine Überlegung wert.
Zum Netzteil hin ist ja auch noch so eine Verbindung, so ein Mist. XD
Naja, auf jeden Fall tolle Arbeit, Igor.
Vieleicht kannst Du das ja mal bei Krisfix dokumentieren und so ein Headertausch hier veröffentlichen.
Und endlich mal sowas wie die Anwender sind nicht völlige Deppen.
Das dann so viele Zeitschriften den Kommentar von Nvidia und dergleichen so locker übernommen haben...
Weiter so, Igor.(y)(y)(y)
 
Alles schon gesehen, alles schon gelesen. ´Dein Eindruck ist mir relativ egal.
Ich kenne die Hintergründe einiger Reddit posts und anderer Foren zum Thema "Schmorende 12VHPWR Steckverbinder", da ist ordentlich gepuscht worden.
Mir ist nichts Vergleichbares von den herkömmlichen Steckern bekannt. Also woran machst Du das fest?. Haben die Leute die Anschlüsse vielleicht absichtlich mit einem Lötkolben angekokelt? Was ist daran gepuscht, wenn bei mehreren nicht gerade günstigen Karten dieser Defekt öfters auftritt als jemals in der Geschichte zuvor an allen anderen GPU-Steckverbindungen? Vielleicht ist ja alles nur Einbildung. Gehen Sie weiter. Hier gibt es nichts zu sehen.
 
Ausgerechnet von Asus sind die Header so schlecht.
Jetzt ist mir natürlich sehr mulmig mit meiner Asus TUF RTX4090 die mit dem Bios bis zu 600Watt einstellbar ist.
Ist das Tauschen vom Header denn möglich? Und wo bekommt man so tolle Header wie die von Krisfix her?
Hab zwar noch keine Ungewöhnlichkeiten feststellen können, aber wenn das so zu tauschen ginge wäre es eine Überlegung wert.
Zum Netzteil hin ist ja auch noch so eine Verbindung, so ein Mist. XD
Naja, auf jeden Fall tolle Arbeit, Igor.
Vieleicht kannst Du das ja mal bei Krisfix dokumentieren und so ein Headertausch hier veröffentlichen.
Und endlich mal sowas wie die Anwender sind nicht völlige Deppen.
Das dann so viele Zeitschriften den Kommentar von Nvidia und dergleichen so locker übernommen haben...
Weiter so, Igor.(y)(y)(y)
 
So, noch ein Update auf Seite 1 zu den Positionstoleranzen. Jetzt schlägt das Communitywissen zurück :D
 
Grundsätzlich richtig, aber du musst davon ausgehen, dass du beide Achsen abweichend hast. Also ist max. Abweichung 0,07 mm.

Wenn x=0, dann darf y=0,1 sein, aber dieser Fall ist nicht die Norm.

Der Bezug zu ABC ohne Durchmesserzeichen hat die dritte Dimension nicht inkludiert. Somit wird C (Z-Achse) nicht berücksichtigt. Bedeutet C ist nur zur Ausrichtung der Form und Lage zu berücksichtigen. Messausrichtung!

Die Pin-Länge (Einstecktiefe) ist in der Norm gesondert toleriert. Würde man jetzt noch eine Pos. Toleranz inklusive der Pin-Länge (Durchmesser zu ABC) auf die Zeichnung bringen, wäre das eine statische Überbestimmung.

Die Rechtwinkligkeit mag im ersten Moment unnötig erscheinen, ist aber in dem Fall wichtig. Bezüglich Flächenform bin ich bei dir, das würde zu erhöhtem Aufwand gegebenenfalls mehr Ausschuss führen. Betrachten man das Design des Steckers und macht eine D-FMEA würde es an der Stelle rot aufleuchten! Immerhin sind diese vier Flächen der Pins Funktionsrelevant. Mit der jetzigen Erkenntnis sollte man sich bei der PCI SiG nochmals hinsetzen und das Design hinterfragen. Für mich ist der Stecker am Rande der Herstellbarkeit und hat keine Reserven in Bezug auf die Funktion sowie die Herstellbarkeit an sich. Die nachträgliche Anpassung zeigt im Grunde die pure Verzweiflung in Form von Raumfahrttoleranzen. Ich möchte kein Steckerhersteller sein!

Der Irrsinn kommt immer dann, wenn man kein robustes Design hat…

Ich möchte jetzt keine Vortrag über Form und Lagetoleranzen halten. Das muss ich schon im täglichen Arbeitsleben machen. Aber schön, dass du meine Sprache sprichst…

Wenn ich jetzt noch sagen würde, der Stecker soll auf diverse Maße Prozessfähig mit Cpk >1,67 hergestellt werden, dann gute Nacht um 6

0,64 +/- 0,02 bedeutet dann, man hat nur noch 1/3 der Gesamttoleranz… (6 Sigma lässt grüßen) die CAQ Auswertung will ich sehen… auch in Bezug auf die Position 0,2 wäre das sicher interessant… wobei die Toleranz einseitig begrenzt ist, somit gilt 3 Sigma
Bin TPD Azubi und bin mit der Erklärung überfordert.

Hier wie ich das interpretiere, gerne korrigieren wenn falsch, habe bald Prüfung:
Bezug A sitzt auf der Mittelebene von 18,85 weil er am Maßpfeil hängt.
Bezug B auf der Ebene mit der Nase (keine abgegriffene Mittelfläche).
Bezug C konnte ich in dem Wust noch nicht finden.

Die Position der Pinachsen wird durch die TED exakt defniert. Die Positionstoleranz wird doppelt ausgeführt, da der Pin nicht rund ist, das heißt die Positionen seiner beiden Mittelebenen werden toleriert. Daraus resultiert für mich, dass sich die Mittelachse des Pins in einer Quaderförmigen Toleranzzone befinden darf, welcher eine Seitenlänge von 0,2 hat. Der Pin kann also relativ zu seinem theoretisch exaktem Zentrum bis zu 0,14mm abweichen, die Pin-Mittelachse müsste dann aber perfekt koinzident mit der Kante von der Toleranzzone sein, also 100% rechtwinklig zu C(?).

Das ganze ISO GPS Thema soll ja eigentlich dafür sorgen, dass die Spezifikation vollständig und unmissverständlich wird. Finde es erschreckend, dass ein Normierungsverein das nicht auf die Reihe bekommt sein Konstrukt so zu spezifizieren, dass die Funktion unabhängig vom Fertiger gegeben ist.
 
Zuletzt bearbeitet :
Danke Igor...

Die neuen Zeichnungen der PCI SiG kenne ich erst seit dem Wochenende, daher konnte ich mir die erst heute genauer Anschauen. Für die Fachkundigen unter den Lesern, euch ist sicher noch etwas aufgefallen:

1699303480006.png

Bei der Pos. 0,15 steht noch ein M dahinter. Das bezieht sich auf die minimum/maximal Material-Bedingungen. Mit anderen Worten, die Positionstoleranz darf unter Umständen sogar größer 0,15 sein. Hier mal ein Beispiel:

Maß 2,54 nutzt die Tolerant nach oben aus = 2,59 mm, dass gilt für die Positionstoleranz 0,2mm

Die Position 0,15 wird um den Wert 0,05 des größeren "Durchmessers" (Kantenabstand) erhöht. Wäre der Kanten Abstand an der unteren Toleranz, bleibt die Position bei 0,15.

Warum die PCI SiG das mit aufgenommen hat, will sich mir nicht erschließen. Es ändert an der Gesamtsituation im Grunde gar nichts. Die Toleranzkette geht nicht auf und am Ende kann der Stecker klemmen. Das ist nur eine Frage der Wahrscheinlichkeit. Wenn man jetzt noch die Pins mit ins Spiel bringt, das fällt mir der Sack in Scheiben ab. Welcher Dr. ING hat das den bitte in der Gesamtheit berechnet und freigeben??

Ich vermute, dass die Steckerhersteller sich über die Hintertür eine indirekte Toleranzerweiterung geholt haben - M hinter der Toleranz = Mach was draus. :ROFLMAO: Das kann ich verstehen... Ich hätte es auch so gemacht. Welcher Endkunde das Ende freigeben hat, dessen Toleranzrechungen hätte ich gerne gesehen....
 
Bin TPD Azubi und bin mit der Erklärung überfordert.

Hier wie ich das interpretiere, gerne korrigieren wenn falsch, habe bald Prüfung:
Bezug A sitzt auf der Mittelfläche von 18,85 weil er am Maßpfeil hängt.
Bezug B auf der Fläche mit der Nase (keine abgegriffene Mittelfläche).
Bezug C konnte ich in dem Wust noch nicht finden.

Die Position der Steckerachsen wird durch die TED exakt defniert. Die Positionstoleranz wird doppelt ausgeführt, da der Pin nicht rund ist, das heißt die Positionen seiner beiden Mittelebenen werden toleriert. Daraus resultiert für mich, dass sich die Mittelachse des Pins in einer Quaderförmigen Toleranzzone befinden darf, welcher eine Seitenlänge von 0,2 hat. Der Pin kann also relativ zu seinem theoretisch exaktem Zentrum bis zu 0,14mm abweichen, die Pin-Mittelachse müsste dann aber perfekt koinzident mit der Kante von der Toleranzzone sein, also 100% rechtwinklig zu C(?).

Das ganze ISO GPS Thema soll ja eigentlich dafür sorgen, dass die Spezifikation vollständig und unmissverständlich wird. Finde es erschreckend, dass ein Normierungsverein das nicht auf die Reihe bekommt sein Konstrukt so zu spezifizieren, dass die Funktion unabhängig vom Fertiger gegeben ist.
Der Bezug C steht auf einer anderen Seite in Norm. C ist quais in der Tiefe, wo die Pins aus dem Kunststoff schauen.

1699305908584.png

Was man den Jungs der PCI SiG unbedingt noch erklären sollte: Die Pos.-Toleranzen beziehen sich in der Ausrichtung immer auf CBA oder CAB. Warum ist C dann nicht A. Alleine das sagt sehr viel über das Verständnis der PCI SiG in Bezug von Form und Lage aus. Meine Kollegen wollten es gar nicht glauben, was in den Zeichnungen alles komisch reingemalt wurde.
 
Schöne Analyse, nur das Fazit kann ich nicht ganz verstehen. Nichts gegen all die Fakten und Zahlen, aber einordnen müsste man sie auch.

Strengere Fertigungstoleranzen wären immer schön. Die Buchsen scheinen nicht alle perfekt gefertigt zu sein. Und mit "Update (2) und Positionstoleranzen", werden die Abweichungen schön aufgezeigt.

Nur was sagt uns dies in der realen Welt?
Diese Ungenauigkeiten sind ja nichts Neues und können durch die Kabel kompensiert werden?
Die alten Greise hier können sich vielleicht noch an den Molex Stromstecker erinnern. Die billigen Dinger waren eine Qual und Teilweise musstest du hinten am Kabel ziehen und drücken um den Pin genau auszurichten.

Wenn ich nach reddit gehe, scheinen die Probleme eigentlich hauptsächlich bei den starren CableMod Adapter aufzutreten. Kein Wunder, die erlauben ja auch weniger Fehlertoleranz, weil es ein starres Konstrukt ist.

Ist das Gegenstück jedoch fest verdrahtet, wie z.B. eine echte Steckbuchse wie wir sie am CableMod-Adapter finden und deren Pins auf einer Platine fest verlötet sind, kann kein Ausgleich stattfinden und die Klemmfläche minimiert sich ebenfalls zum Teil deutlich, weil die Kontakte schief und damit nicht mehr vollständig aufliegen.
Das würde ich mal frei übersetzten zu:
Starre CableMod Adapter erlauben viel weniger Toleranzen als ein Kabel, ergo Schwachsinn. Darum schmoren auf reddit grösstenteils CableMod Adapter und keine Netzteilkabel.


Der Satz im Fazit:
ist es interessant zu sehen, dass die neuen Adapter mittlerweile selbst nach über 8000 verkauften Einheiten keine höhere Ausfallrate mehr aufweisen als die normalen, nativen Kabel der Netzteilanbieter.
würde ich übersetzten zu:
Wir haben es hingekriegt, keine höhere Ausfallrate mehr mit unserem Adapter zu provozieren. Nach bisschen Kollateralschaden am Anfang und einigen Revisionen ist uns dies gelungen.



Igor behauptet ja mehrmals, NVIDIA hätte das Problem runtergespielt vor den Quartalszahlen um die Anleger zu schützen. Wie sieht es denn jetzt aus? Für immer rauszögern können sie eine hohe RMA Quote ja nicht. Sieht man dies in den aktuellen Quartalszahlen? Oder wurde das Problem künstlich aufgeblasen und ist gar nicht so ein Ding?

Nicht falsch verstehen, ich möchte nicht das Design verteidigen. Besser geht immer. Aber hier scheint Don Quijote von NVIDIA zu einem Kampf gegen Windmühlen getriggert worden zu sein.
 
Zuletzt bearbeitet :
Mal wieder einfach nur stark, Igor :)

Gibt es eigentlich Graka-Hersteller, die da bisher unauffällig waren?
Gilt die Problematik in erster Linie der 4090 wegen ihrer hohen Ströme, oder gibt es auch 4080/4070 Ti mit Problemen?
 
Bei der Gelegenheit mal noch ein Teaserchen:
Ich plane für demnächst mal eine Art Homestory mit KrisFix - also etwas mehr Einblick in die Firma, die das alles repariert. Interessiert?
Auf jeden Fall! KrisFix's Videos sind zwar auch immer sehr informant, aber man erfährt wenig über das Gesamtvolumen der Reperaturen (ausser wenn er mal sagt x sowieso Karten betraff dies..), und vermutlich auch für viele 4090 Besitzer interessant: Was kostet es den "Billig"-Stromstecker gegen einen guten Auszutauschen ?
 
Den Header auf der Grafikkarte auslöten, und die Kabelenden des gecrimpten 4.2mm CablePlugKabels direkt auf der Grafikkarte einlöten, wäre natürlich technisch die beste Lösung. So fallen irgendwelche Kabelbiege-, Temperatur- Kontakt- oder Toleranzen- Probleme am Stromeinspeisepunkt auf der Grafikkarte ganz weck. Damit wäre man endlich auch wieder auf dem KontaktwiderstansNiveau, die in den Zeiten von nonmudularen NTs vorhanden waren.

Das kommt aber bei einer neuen Grafikkarte für die meisten wohl kaum in Frage, weil man damit die HerstellerGarantie für seine Grafikkarte verliert.

Das ein 12VHPwR Stecker nicht ausreichend Reserven für ne 4090 hat(oder Kontaktprobleme haben kann), scheint den Nvidia Ingenieuren ja schon im PrototypenStatus klar gewesen zu sein. Sonst hätten sie wohl kaum zwei 12VHPwR Header auf dem 4090 Prototypen verwendet.

Die Diskussion über Toleranzen finde ich müßig. Bei so filigranen Steckersystemen(0.64mm Pins) gibt es immer Probleme, die Toleranzen ein zu halten. Da hilft auch keine exaktere Definition der Toleranzen. Solche kleinen Steckersysteme müssen einfach so konstruiert sein, das sie die Toleranzen selbständig ausgleichen können. Solange die Beweglichkeit der Female Kontakte im CablePlug nicht durch zu dicken KabelAußendurchmesser blockiert wird, können gecrimpten Female Kontakte die PinToleranzen ja auch in dem 12VHPWR CablePlug ausgleichen.

Igors MaterialienAnalyse ist natürlich wie immer das Sahnehäubchen bei seinen Untersuchungen. Bei den beschichteten Kupferpins stellt sich mir die Frage, ob die harte Oberflächenbeschichtung, den ganzen KupferPin nicht auch anfälliger für Spannungsrisse macht. Ein Pin, bei dem das komplette Volumen aus der gleichen Legierung besteht, währe wahrscheinlich weniger anfällig für Biege- oder TemperaturRisse.
 
Oben Unten