Kleine updates,
manchmal sieht man den Baum voller Wälder nicht ~ oder anders rum
Also Encryption~
Ich denke der Bootloader sowie PSP als ganzes bleibt HMAC-SHA256 ~ 20 bytes long
Die Daten bzw Blobs als solches, sind doppelt verschlüsselt - welches ich weiterhin als SHA256-CBC sehe, bzw 255+1 bytes
HMAC kommt nur oben-drauf als hashed file-verification. Integrity verification mit Checksums
Die eigentlichen Daten sind aber mit nem 256 byte hash verschlüsselt auf eigenen algorithmen = zusammenverwendet als HMAC+CBC
Allerdings ! ~ it HMAC file integrity check für PSP & ABL , ausschaltbar & defaulted bei AM5 sowie APUs als überspringbar.
Vorerst
APUs im ACPI werden durch das VFCT geladen, und es wird seit 1-2 Jahren daran gearbeitet das ROM Patching im Userspace für Navi10++ hinzubekommen
The AMD Vega iGPU support patch kext. No commercial use. - ChefKissInc/NootedRed
github.com
Hier ist ein kleiner log für Cezanne und nun funktionierend auf Raphael
Die " DeriveKeyUsingPRF " Funktion , sitzend im PSP+ABL Teil // da um SMU zu initialisieren
(rumwühlen wie der C-State bypass genau funktioniert zwischen AGESA 1003/1004)
Im obersten unsignierten "padding" blob
Jedenfalls, solange jemand weitere snippets im Coreboot nicht findet, und wir leider noch etwas davon entfernt sind VFCT's geziehlt zu nützen
Wird das "blinde" Biosreplacement noch dauern
Für das gezielte könnte langsam mal eine Guide geschrieben werden, allerdings wartet man auf AMDs weitere Schritte mit Navi3x vbflash.
* den Patch/Backdoor für 2x vbflash zu releasen worin 3x nicht draußen ist - wäre leicht dumm