AMD RED BIOS EDITOR und MorePowerTool - BIOS-Einträge anpassen, optimieren und noch stabiler übertakten | Navi unlimited

[hellm]

Moin,

kann man den Wert (t)REF bei Polaris-Karten im BIOS permanent ändern? Soweit ich das verstehe, ist der nicht Bestandteil der Timingstraps. Ich ändere ihn im Moment über den AMD Memory Tweaker, aber die Einstellung verschwinden nach jedem Neustart und dem Ruhezustand.

Gruß, Hauke

tREF ist Bestandteil des Timingstraps. Es gibt auch keine andere Datenstruktur im BIOS die zusätzlich irgendwelche Timings für das VRAM beinhaltet.

Falls du eine Navi10 Karte besitzt ist es möglich tREF permanent zu ändern, da kann dir unser RBE (Red BIOS Editor) helfen. Bei jüngeren GPUs ist es nicht mehr möglich das BIOS zu modifizieren. Bei den Vegas gibt es auch keine Chance, bis einschließlich Polaris funzt es noch.

 

[HerrBolsch]

Ich hab eine RX590. Dann sollte es ja gehen.

Edit: ok, ne, ich stehe auf dem Schlauch. Ich habe den Timing Strap mit R_Timings decodiert, welcher Wert ist denn tREF?

####SEQ_WR_CTL_D1####
DAT_DLY = 9
DQS_DLY = 9
DQS_XTR = 0
DAT_2Y_DLY = 0
ADR_2Y_DLY = 0
CMD_2Y_DLY = 0
OEN_DLY = 9
OEN_EXT = 0
OEN_SEL = 0
ODT_DLY = 0
ODT_EXT = 0
ADR_DLY = 0
CMD_DLY = 0
####SEQ_WR_CTL_2####
DAT_DLY_H_D0 = 0
DQS_DLY_H_D0 = 0
OEN_DLY_H_D0 = 0
DAT_DLY_H_D1 = 0
DQS_DLY_H_D1 = 0
OEN_DLY_H_D1 = 0
WCDR_EN = 0
####SEQ_PMG_TIMING####
TCKSRE = 2
TCKSRX = 2
TCKE_PULSE = 5
TCKE = 21
SEQ_IDLE = 7
TCKE_PULSE_MSB = 1
SEQ_IDLE_SS = 0
####SEQ_RAS_TIMING####
TRCDW = 17
TRCDWA = 17
TRCDR = 24
TRCDRA = 24
TRRD = 6
TRC = 73
####SEQ_CAS_TIMING####
TNOPW = 0
TNOPR = 0
TR2W = 25
TCCDL = 7
TCCDS = 5
TW2R = 19
TCL = 19
####SEQ_MISC_TIMING####
TRP_WRA = 60
TRP_RDA = 27
TRP = 24
TRFC = 192
####SEQ_MISC_TIMING2####
PA2RDATA = 0
PA2WDATA = 0
TFAW = 10
TCRCRL = 2
TCRCWL = 4
T32AW = 7
TWDATATR = 0
####ARB_DRAM_TIMING####
ACTRD = 25
ACTWR = 18
RASMACTRD = 49
RASMACTWR = 56
####ARB_DRAM_TIMING2####
RAS2RAS = 192
RP = 45
WRPLUSRP = 61
BUS_TURN = 23
####MC_SEQ_MISC####
MC_SEQ_MISC1 = 0x2014077D
MC_SEQ_MISC3 = 0xA000894A
MC_SEQ_MISC8 = 0x24710000

Lt. Memory Tweaker ist er standardmäßig auf 5 gesetzt. Wenn ich ihn dort auf 5000 ändere und den Strap exportiere, gibt er mir genau den gleichen aus. Wenn ich diesen (gleichen) Strap dann ins Bios lade, ändert sich, wenig überraschend, nichts.

Wo versteckt sich tREF, dieser Lauch?

 

[hellm]

Im RBE habe ich das für RDNA1 mit drin, ist wohl eines der (offiziell) undokumentierten Abschnitte des Timing-Straps. Ich glaub mynm hat das damals auch so für Polaris übernommen... nein konnte er auch nicht, die Straps von Polaris sind wesentlich kleiner.

Hm, aber eine anderes RBRT-Mitglied hatte sich auf Polaris Timings spezialisiert, vielleicht kann dir generaleramon helfen:

Polaris Bios Editing ( RX5xx / RX4xx )

Polaris Bios Editing RX590/RX580/570/560/RX480/470/460 Last update: 12/03/2021 New Drivers Allow modded Bios on RX580/590, RX480 needs "Atikmdag - Patcher" to fix the Code 43 error/Drivers not loading Atikmdag-Patcher - Bios Enabler - Code 43 Fix RX480 > RX580 Conversion PBE - Polaris Bios...

www.overclock.net

Das R_Timings von Vento, ebenfalls RBRT, hast du ja schon gefunden. tRef ist von generaleramon zwar aufgeführt, aber nicht speziel behandelt, mit dem Zusatz "work in progress" markiert.

Ich kann dir nur die UberMix Timings von generaleramon empfehlen, die habe ich jahrelang genutzt. Weiter kann ich dir leider nicht helfen.

 

[HerrBolsch]

Gerade gefunden. Da kann ich ja lange suchen

 

[Veii]

It seems , i have to be the middle guy that translates between departments.
But this is fine for me.

New AGE ~ update
working with updated permission system under new layout.
Under new boosting table & algo.

Sharing RDNA2 for now (no credits belong to me), because you will get EOL & its painful to keep legacy changes just to not hurt us.
Already are EOL, but if we want updates, we & RBRT needs to work together. This includes users updating their Bios to v71 and onwards.
We need to move on because we hurt the dev cycle & driver-health. The faster we exit legacy-status , the better.
All new pp_table's from now on are user & rom exclusive. No more exchanges between users.

Please redesign pp_table layout & MPT for latest SMC.
This prepares potential RDNA3 access, after we are done with RDNA2 rewrite.

---

Sorry hellm,
But if we want a future, RBRTeam needs to get the stuff together too.
At the end, RDNA3 cooperation depends on both sides.

PP_PhmSoftPowerPlayTable ~ toggle , still works for now because legacy branch.
But we are moving on to PPSMC based actions.
Its a mixture, but step by step.

 

[Veii]

I can help & take over Navi21/22/23 AVFS retune & am willing to share.
If the main goal is moving away from legacy branch. A benefit for both sides.
The only thing i need is any ASIC RDNA2 & later RDNA3 card + @hellm to remake MPT GUI for solidified & updated layout.

Does golden_pp & golden_rev/perm system effectively defeat BiosModding ~ yes.
But it already was decided with RDNA2 release & IFWI package.
If userbase wants any chance of work-continual , we need to cooperate and move on.
Or we do nothing and can forget allowance to pp_table modification.

Keeping us in legacy branch, while we can utilize faster RDNA3 driver branch that has some significant perf uplift ~ demonstrated by me 1y ago:

Should have been our target from the beginning.
Request for a rewrite, so we can move on & stop being a burden for the driver team.
I'll assist where i can

 

[hellm]

...snore..

@hellm to remake MPT GUI for solidified & updated layout.

YAWN! Somebody called my name? I better get one of those:

So, what are you saying? I very much assumed that moving the PPTable from the old legacy part was certainly the plan all along. Structures where there since the Radeon VII aka Vega20.
I fiddled around with assembler, dll hijacking, came up with no real thing for now. But you are not talking hacking here, right? PM me for further input, i will find the time.