Shimada Peak aufgetaucht: AMDs neue HEDT-CPU mit 96 Kernen

Redaktion

Artikel-Butler
Mitarbeiter
Mitglied seit
Aug 6, 2018
Beiträge
2.075
Bewertungspunkte
10.100
Punkte
1
Standort
Redaktion
Die kommende AMD Ryzen Threadripper 9000 CPU, die auf der Zen 5-Kernarchitektur basiert, wurde kürzlich in einem Versandkatalog entdeckt, berichtet NBD. Der Prozessor, der den Codenamen „Shimada Peak“ trägt, soll über bis zu 96 Kerne und 192 Threads verfügen. Diese Konfiguration besteht aus 12 Chiplet-Dies (CCDs), von denen jedes 8 Kerne und 32 MB L3-Cache […] (read full article...)
 
Das wir ein sehr interessantes Monster! Mit 12 CCD's bin ich mal gespannt wie das in der Praxis funktioniert. Der L3 ist aber mit den angeblichen 32 MB nicht gewachsen, schade eigentlich, da hätte ich mir etwas mehr (das doppelte wäre nett gewesen) erhofft. Mal abwarten wie er sich in der freien Wildbahn entwickelt!
 
...wobei ich den Sinn von 96 Kernen maximal beim TR Pro sehe - die vier Speicherkanäle des 'normalen' TR könnten die Kerne ein klein wenig verhungern lassen...
 
...wobei ich den Sinn von 96 Kernen maximal beim TR Pro sehe - die vier Speicherkanäle des 'normalen' TR könnten die Kerne ein klein wenig verhungern lassen...
Da gebe ich Dir recht, der Pro hat ja octachanel. Die normalen wird es eh nicht mit 96 Kernen geben, da wird sich nicht viel zum Ist-Stand tun. Da gibt es die 96Kerne ja auch nur beim Pro.
 
Das wir ein sehr interessantes Monster! Mit 12 CCD's bin ich mal gespannt wie das in der Praxis funktioniert. Der L3 ist aber mit den angeblichen 32 MB nicht gewachsen, schade eigentlich, da hätte ich mir etwas mehr (das doppelte wäre nett gewesen) erhofft. Mal abwarten wie er sich in der freien Wildbahn entwickelt!
Und was genau erhoffst du dir vom doppelten L3 Cache? Was soll dir dieser jetzt genau bringen?
 
Das wir ein sehr interessantes Monster! Mit 12 CCD's bin ich mal gespannt wie das in der Praxis funktioniert. Der L3 ist aber mit den angeblichen 32 MB nicht gewachsen, schade eigentlich, da hätte ich mir etwas mehr (das doppelte wäre nett gewesen) erhofft. Mal abwarten wie er sich in der freien Wildbahn entwickelt!
Es sind aber auch 32 MB L3 pro CCD, dh 384 MB (12 CCDs) insgesamt, also gleichviel wie beim derzeitigen 96 Kern Pro TR.
Wenn irgendwas hier die theoretische Leistung begrenzt, ist es die Zahl der Speicherkanäle, und auch nur dann, wenn AMD dieses Monster auch als "TR" (ohne Pro) rausbringt; die TRs haben ja "nur" 4. Für die Pro Modelle erwarte ich, daß AMD die Konfiguration mit 8 Speicherkanälen beibehält.
Aber, in beiden Fällen hätten die Zen5 TRs sehr viel mehr Compute Leistung als ich wirklich brauche.
 
Und was genau erhoffst du dir vom doppelten L3 Cache? Was soll dir dieser jetzt genau bringen?
Sieh Dir einfach an, was die "aufgebohrten" Caches bei EPYC bringen/leisten (ZEN 5 vs. ZEN 4) !

 
Und was genau erhoffst du dir vom doppelten L3 Cache? Was soll dir dieser jetzt genau bringen?
mehr L3 Chache bedeutet mehr Platz für Programme die direkt im L3 laufen. Zugegeben, das sind Spezialanwendungen aber genau damit beschäftige ich mich eben. Somit wäre hier mehr echt von Vorteil.
 
Oben Unten