Ich hatte es ja bereits geschrieben, dass die SSD etwas kühler bleibt, weil der NAND auch etwas zurückhaltender agiert und die Wärmeleitverbindung richtig gut ist. Hat man den Kühler dann doch abgenommen, liegt der Blick auf die Platine Frei, die wieder von TECHVEST kommt. Man erkennt den Speicher, den Controller und die DRAM Module. Doch immer schön der Reihe nach, beginnen wir am besten mit dem Controller.
Der verwendete PS5018-E18 von Phison wurde von Grund auf neu entwickelt und wird in TSMCs 12 nm Node gefertigt. Er ist, in Bezug auf Funktionen und Leistung, ein sehr interessanter und schneller PCIe 4.0 x4 SSD-Controller. Um das zu realisieren hat Phison fünf Arm Cortex R5 CPU-Kerne eingebaut, von denen drei als primäre Kerne für die Hauptaufgaben fungieren, während die anderen beiden für den Dual CoXProcessor 2.0-Code niedriger getaktet sind, um als sparsameres Tandem zumindest einen Teil der Belastung von den drei Hauptkernen zu nehmen.
Der Controller kommuniziert mit dem NAND über acht NAND-Flash-Kanäle mit bis zu 1.600 MTps und unterstützt Kapazitäten von bis zu 8 TB mit 32 Chip Enable. Unser Muster enthält acht Gehäuse, vier auf jeder Seite, dank der geringen Größe des Controllers, der nur 12 x 12 mm misst. Das Design nutzt ebenfalls eine DRAM-basierte Architektur, wobei die Spatium M480 Play erneut zwei DDR4-Chips von SK hynix enthält, einen auf jeder Seite des PCBs. Hier handelt es sich jeweils um 8 GB Module in Form des H5AN8G6NCJR, also CMOS Double Data Rate IV (DDR4) Synchronous DRAM.
Der PS5018-E18 von Phison erfüllt die NVMe 1.4-Spezifikation und verfügt über eine Reihe von üblichen Funktionen. So unterstützt er sowohl Trim- als auch S.M.A.R.T.. Wie andere Controller auch, nutzt er Active State Power Management (ASPM), Autonomous Power State Transition (APST) und den L1.2 Ultra-Low-Power-Status (siehe Datenblatt Seite 1). Eine thermische Drosselung ist implementiert, ist aber nicht weiter von Belang, da der Controller in den meisten Anwendungsfällen nicht zu heiß wird. Das erkennt man auch daran, dass man im Gegensatz zu den älteren Modellen wie dem E16 auf einen integrierten Nickel-Kühlkörper verzichten kann.
Außerdem nutzt er die LDPC ECC-Engine der vierten Generation, SmartECC (RAID ECC) und eine End-to-End Data Path Protection für eine robuste Fehlerkorrektur und verbesserte Datenzuverlässigkeit. Er unterstützt sogar hardwarebeschleunigte AES 128/256-Bit-Verschlüsselung (die TCG-, Opal 2.0- und Pyrite-konform ist) und verfügt über eine integrierte Krypto-Löschfunktion.
Der E18 von Phison unterstützt wie die Modelle E12S und E16 ein volldynamisches Schreibcaching. Die Größe des dynamischen pSLC-Caches, auch den ich gleich noch eingehen werde, beträgt daher 1/3 der verfügbaren Kapazität des TLC-Laufwerks. Phison hat außerdem SmartFlush implementiert, was eine schnelle Wiederherstellung des Cache für eine vorhersehbare und konstante Leistung ermöglicht. Soweit die Theorie. Naja, nicht ganz.
Microns 176-Layer-TLC-3D-NAND (Codename B47R)
Der gerade beschriebe Phison PS5019-E19T ist mit einer breiten Palette von Flash-Speichervarianten kompatibel und unterstützt moderne NAND-Chips mit 1200-MHz-Schnittstelle. Und weil er so schön kompatibel ist, kann man als Anbieter einer günstigen NVMe SSD auch Microns neuestes 176-Layer-TLC-3D-NAND (Codename B47R) damit verwenden. So enthält die von mir getestete MSI Spatium M450 zwei IABHG94AYA-Chips mit jeweils acht 512-Gigabit-TLC-3D-NAND-Blöcken im Inneren.
Der noch recht neue 176-Layer-Flash von Micron ist übrigens die erste echte Eigenentwicklung von Micron nach der Trennung von Intel. Dieser Speicher unterscheidet sich im inneren Aufbau auch sehr deutlich von den Produkten aller anderen Hersteller. Die Zellstruktur des Micron-NANDs setzt dabei auf Replacement Gate, was am Ende eine Kreuzung aus Floating-Gate- und Charge-Trap-Technologien darstellt. Micron ersetzt bei diesem NAND das Polysilizium im Gate-Material durch Metall und wechselte zu einem anderen Verfahren für das Ätzen des vertikalen zylindrischen Kanals, woraus ein vergrößerter Durchmesser resultiert.
Darüber hinaus ist in der Struktur des Micron-Speichers eine nichtleitende Schicht aus Siliziumnitrid eingebracht worden, in der Daten gespeichert werden können. Diese Schicht reduziert zudem recht wirkungsvoll auch die gegenseitige Beeinflussung der Zellen in so einem einem vertikalen Stapel. Natürlich können wir auch noch etwas weiter ins Detail gehen. Die nächste Abbildung zeigt einen Chip mit Blick auf die Metalloberseite, einen Chip mit Blick auf die CMOS-Schaltkreise (CuA) und die Markierungen des B47R Chips. Im Vergleich zum älteren B37R TLC-Die konnte die Chipgröße aufgrund der höheren Zelldichte, der größeren Anzahl von 3D-NAND-Zellen und der effektiven Skalierung des Designs um satte 25 % verringert werden. Der B47R ist nunmehr nach dem B37R die zweite Generation der CTF-Struktur von Micron.
Die Höhe des NAND-Zellen-Arrays (zum Vergleich: die Höhe vom Selektor auf der Source-Seite bis zum BL) beträgt jetzt mehr als 11 µm. Die Gesamtzahl der Gatter, einschließlich Selektoren (STs) und Dummy-Word-Lines (DWLs) pro vertikalem NAND-Strang beträgt 195, so genannte 195T, was die höchste jemals bei 3D-NAND erreichte Anzahl darstellt. Sie setzen auf die Double-Stack-Architektur, den Replacement-Gate-Prozess, Charger-Trap-Nitrid (CTN) und CMOS-under-Array (CuA)-Techniken. Die Bitdichte erreicht 10,273 Gb/mm2 für den 512Gb TLC-Die.
So konnte man am Schluss auch Reihe positiver Effekte zu erzielen, denn es war möglich die Geschwindigkeit der Programmierzellen zu steigern, ihre Stabilität zu erhöhen, den Stromverbrauch zu senken und gleichzeitig auch die Zuverlässigkeit der Datenspeicherung zu verbessern. Letztendlich macht Microns aus 176 Schichten (Layer) bestehender TLC-3D-NAND damit den nächsten Schritt in der 3D-Flash-Technologie im Allgemeinen. Und in Bezug auf die Leistung behauptet Micron, dass der neue Speicher die Lese- und Schreiblatenz im Vergleich zum 96-Layer-Speicher der vorherigen Generation um etwa 35 % reduziert hat. Nun ja…
24 Antworten
Kommentar
Lade neue Kommentare
Urgestein
Urgestein
Urgestein
Moderator
Urgestein
Urgestein
Mitglied
Urgestein
Urgestein
Mitglied
Urgestein
Mitglied
Mitglied
Mitglied
Urgestein
Mitglied
Urgestein
Urgestein
Mitglied
Alle Kommentare lesen unter igor´sLAB Community →